PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-016082

(43) Date of publication of application: 24.01.1991

(51)Int.CI.

G11C 11/401 H01L 27/108

(21)Application number: 01-148448

(71)Applicant : TOSHIBA CORP

(22)Date of filing:

13.06.1989 (72)Inventor

(72)Inventor: TSUCHIDA KENJI


OWAKI YUKITO

TAKASHIMA DAIZABURO

(54) SEMICONDUCTOR STORAGE DEVICE

(57)Abstract:

PURPOSE: To remarkably shorten the sense time by placing a sub-sense amplifier driving circuit in a space generated between two sense amplifier circuit areas. CONSTITUTION: This device is provided with a memory area 5 in which a memory cell area formed from plural memory cells 1 and a sense amplifier circuit area 4 formed from a sense amplifier circuit 3 connected through a bit line to the respective memory cells of this memory cell area 2 are arranged in the line direction, a word line 6 connected in common at every line address of the memory cell area 2, and sense amplifier driving circuit parts 8, 9 placed in a clearance in the row direction of the peripheral part and the inside of the memory area. In this case, by providing a discharge current path from the bit line in many directions, a wiring resistance of a discharge line can be reduced equivalently. Accordingly, the clamp potential can be lowered, and simultaneously, a discharge time constant can be made small. In such a way, the sense time of a column bar pattern can be shortened.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

®日本国特許庁(JP)

① 特許出願公開

平3-16082 ⑫ 公 開 特 許 公 報(A)

®Int. Cl. 5

識別記号

庁内整理番号

43公開 平成3年(1991)1月24日

G 11 C 11/401 H 01 L 27/108

8323-5B 11/34 G 11 C

362

8624-5F H 01 L 27/10

3 2 5

審査請求 未請求 請求項の数 3 (全7頁)

半導体記憶装置 会発明の名称

> 创特 頭 平1-148448

22出 題 平1(1989)6月13日

神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究 明 田 賢 ⑫発 者 土

神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究 冗発 明 者 大 脇 人

株式会社東芝総合研究 個発 明 者 髙 島 大三郎 神奈川県川崎市幸区小向東芝町1

所内

株式会社東芝 神奈川県川崎市幸区堀川町72番地 の出 顛

個代 理 弁理士 則近 憲佑 外1名

1. 発明の名称

半導体記憶装置

特許請求の範囲

(1)複数のメモリセルより形成されたメモリセル 領域及びこのメモリセル領域のそれぞれのメモリ セルとビット線を介して接続されたセンスアンプ 回路より形成されたセンスアンプ回路領域とが行 方向に配列されたメモリ領域と、前記メモリセル 領域の行アドレス毎に共通に接続されたワード線 と、前記メモリ領域の周辺部及び内部の列方向の 隙間に配置されたセンスアンブ駆動回路部とを具 備したことを特徴とする半導体記憶装置。

(2)前記内部に配置されたセンスアンブ駆動回路 は、前記センスアンブ回路領域に挟まれた領域に 形成されたことを特徴とする請求項 1 配敷の半導 体記憶装置。

(3)前記センスアンプ回路の共通ソース配線に前 記メモリ領域の周辺部及び内部に配置された前記 センスアンブ駆動回路が接続されると共に、前記

メモリ領域の内部に配置された前記センスアンブ 駆 勘 回 路 へ の 電 位 供 給 線 が 、 前 記 ピッ ト 線 と 平 行 に前記メモリセル領域に挟まれた領域を通過して 配設されたことを特徴とする請求項1記載の半導 体記憶装置。

3. 発明の詳細な説明

〔発明の目的〕

(産業上の利用分野)

本発明は、半導体配億装置に係り、将に1トラ ンジスタ/1キャパシタから成るメモリセルを用 いたダイナミック型 RAM(DRAM) に関する。

(従来の技術)

MOSトランジスタを集積した半導体記憶装置 の中で、DRAMは、メモリセル占有面積が小さい ため高集積化に最も適している。最近、最小加工 **寸法 1 μm 以下の 4 M ビット D R A M が 国内外で発** 扱され、その量産も近い。 この様な高集積化DRAM において、 数細化による M O S トランジスタのス イッチング速度の向上のみで高速性を追求すると とは限界にきており、一層の高速性に対する要求

が強い。

DRAMの高速化にとって大きい障害になっているものの一つに、セルデータを検出増幅するセンスアンブのセンス時間がある。センス時間はメモリアレイに書き込んだデータパターンに大きく影響され、最もセンス時間が長くなるデータパターンによってアクセスタイムが規定される。この事情を以下に図面を用いて説明する。

第 5 図は、 DRAMのモンスアンブを中心としたコア回路部の構成を示している。ピット線対BL, BL (BL o, BL o, and BL o, BL o, BL o, and BL

ータが全て*1*である場合を示している。 この 様なデータバターンは カラムバーバターンと称される。

今、ピット線BL, BLの容量をC= 600fF、 メモリセル容量を $C_s = 40$ fFとし電源を $V_{cc} = 5$ V として、 (1/2) V_{cc}ビット線プリチャージ方式 を用いるとする。このとき、一方のワード線WL。 が選択された直後のピット線電位は、BL。=234 V , B L, = B L, = … B L, = 266 V、 没りのビット 級は全て25 Vである。次に、ロウアドレスによ り決定されるロウプロック選択信号RBSとセン スアンプ活性化信号SENによりセンスアンプ感 **如回路 4 が動作すると、センスアンプ列の共通ソ** ース配線 SANが低電位に引下けられセンスが開 始される。センスアンプSAを構成するMOSト ランジスタQ, ~Q。のしきい値を例えば1Vとす ると、共通ソース配線SANの電位がプリチャー ジ電位(1/2)Vcc=25 Vから下がって 1.6 6 V となった時にまず、カラム選択線CSL。, CSL。, …; CSLn で選ばれるべきカラムのセンスアンプ

この様な DRAM構成において、センス時間が扱 も長くなるのは、ロウアドレスにより選択された ワード線 (例えば WL。)に沿うデータが 1 つのカ ラムのみ "0"で残りのカラムが全て "1"である場 合である。 第 5 図では、カラム選択線 CSL。で選 択されるカラムのデータが "0"で他のカラムのデ

SA: , SA; , … のMOSトランジスタQ. , Q. , ··· , Q.がオンになる。この結果、これらの M O 8 トランジスタを介して"1"データのヒット線 B L の電荷が放電し始める。ところがこのとき、第3 図の破線で示す様に、共通ソース配線SANの電 位は、一定値に暫くの間保持される。その間、 "O"データのヒット線のMOSトランジスタQiは オンになることができず、このカラムのセンスが 大きく遅れる。これは、より具体的には次の様々 理由による。共通ソース配線 SANは、ワード線 方向に長いコア回路を走って配設されるだめ、第 5 図に示した配線抵抗 R.が比較的大きい値をもつ。 また、 Vas 電源線にも配線抵抗 Riが存在する。と れらの配線抵抗を介して、先に説明した様に多数 のピット線の容量を放電するため、その放電時定 数はかなり大きいものとなる。そしてこの際、ヒ ット線センスアンプSAのオンとなったMOSト ランジスタのオン抵抗が、共通ソース配級 S A N の電位変化に対応してダイナミックに変化する結 果、放電々流が次第に大きくなる。この結果とし

て、共通ソース配線 SAN の単位が一定値に保持された状態になる。この状態を脱して初めて、
0 読み出しのカラムのセンスアンプ SA₁のトランジスタ Q₁はオンになる。

こりして、カラムパーパターンの場合には、
"0"競出しカラムのセンスが"1"競み出しカラム
のセンスに比べ大幅に遅れる。このため、カラム
選択線を駆動するタイミングは、予めブリチャー
ジされた入出力線の電位によりビット線データを
破壊されるのを防止する必要性から、"0"銃出し
のセンスが十分に行なわれた時点まで待たなけれ
はならない。

(発明が解決しようとする課題)

以上の様に従来の半導体記憶装置では、データパターンによってセンス時間が異なり、特にカラムパーパターンのセンス時間が長くなる。従ってカラムパーパターンの場合のセンス時間を考慮してピット線と入出力線を接続する選択ゲートを制御する必要があり、これがDRAMのアクセス時間の短縮にとって大きい障害となっていた。

共通ソース配線に、前記メモリ領域の周辺部及び内部に配置された前記センスアンプ駆動回路が接続されると共に、前記メモリ領域の内部に配置された前記センスアンプ駆動回路への電位供給線が前記ビット線と平行に前記メモリセル領域に挟まれた領域を通過して配設されたことを将数とする 請求項1記載の半導体記憶装置を提供する。

以上述べた様に本発明によれば、ビット線からの放電々流パスを多方向に設けることにより、放電路の配線抵抗を等価的に低減することができる。 この結果、クランブ電位を下けることができ同時 に放電時定数を小さくすることができ、カラムパーパターンのセンス時間の短縮が可能となる。 (契施例)

以下、本発明の実施例について図面を参照して説明する。

第1図(a)は本発明の実施例の半導体記憶装置 (DRAM)の平面図、第1図(b)は、第1図(a)の点 線で囲まれた領域の拡大図である。複数のメモリ 本発明は、この様な課題を解決する DRAMを提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

本発明は、上記事情に鑑みて為されたもので、第1の発明は、複数のメモリセルより形成されたメモリセル領域及びこのメモリセル領域のそれたセンスアンブ回路より形成されたセンスアンブ回路がはなれたメモリ領域の行アドレス毎に共通に接続されたワード線と、前記メモリ領域の周辺部及び内部の列方向の隙間に配置されたセンスアンブ駆動回路部とを具備したことを特徴とする半導体記憶を提供する。

また、第2の発明は、前記内部に配置されたセンスアンプ駆動回路は、前記センスアンプ回路領域に挟まれた領域に形成されたことを特徴とする 学導体配像装置を提供する。

また、第3の発明は、前配センスアンプ回路の

セル1 (第4図(b)において斜線部分が1ビット)より成るメモリセル領域2及びこの役数のメモリセル1に対応して設けられた複数のセンスアンプ回路より成るセンスアンプ回路領域4とがマトリクス状に配列されメモリ領域5を形成している。また、各メモリセル領域2の行アドレス毎に共通なワード線6が接続されている。このワード級は、ロウデコーダ7からの行アドレス信号により選択される。

ンスアンプ 駆動 回路 9 は、主センスアンプ 駆動回 路 8 の活性化用 M O S トランジスタ Qaが O N とた ることにより動作を開始する活性化用MOSトラ ンジスタQ21,Q22, … により構成されている。と の副センスアンブ駆動回路9は、センスアンプ回 路領域4亿散けられた空間に配置されている。と の空間が設けられるのは以下の理由による。即ち、 比較的配額長の長いワード線6においては、その 一端から他端へ信号が伝達するのに時間を要し、 本来同時に選択されるべき同一行のメモリセル1 が選延をもって選択されることになる。これを防 ぐため第1図(b)に示す様にワード線6を例えばポ リシリコンより成るゲート材料とその上の例えば A し (第 1 層A L) より成る金属配線の 2 層構造と し、メモリ領域5の任意の点で2つの配線層を接 続する構成をとる。この2層の接続をとるための 領域をワード盤スナップ領域10と呼び、2つの メモリセル領域2間にこのスナップ領域10が設 けられるのである。とれにあわせて2つのセンス アンプ回路領域 4 間にも空間が生じ、この空間に

副センスアンプ駆動回路9が設けられているのである。なか、副センスアンプ駆動回路9は、メモリ領域5周辺部に配置された主センスアンフの地の地域5周辺部に配置された主センスアンフの地域は1に変している。よって副センスアンブ駆動回路は1によりまではから、この電位供給線14に乗りである。この電位供給線14に乗りである。この電位供給線14によりである。この電位供給線14によりである。この電位供給線14にある。

また、各ピット線はMOSトランジスタより成るカラム選択ゲート11を介して入出力線 I/Oに接続されている。また、カラム選択ゲート11は、カラムデコーダ12の出力につながるカラム選択線の信号により駆動される。また、入出力線 I/Oは出力バッファ13に接続されている。

なお、例えば 1 M ビットのメモリの場合には、 256 ワードライン× 512 カラムを 1 つのプロック として 8 つのブロックより構成されており、 6 4

カラム ごとに ワード 艇 スナップ 領域 1 0 が 設け 5 れている。

第2図は、本発明のDRAMのセンスアンプを中 心としたコア回路部の構成を示している。ヒット 線対 BL, BL(BL。, BL。, BL, , BL, …) とヮ - ド線 6 WL (WL。, WL, , …) が交差配設されて、 が配置されている。各ピット線対BL,BLには、 $MOSh \ni \nu \not \supset z \not S(Q_1,Q_2),(Q_1,Q_1),...$ から成るセンスアンプ回路 3 S A (SA, , SA, , …)が接続されている。各ピット線 B L , B Lは また、MOSトランジスタ(Q11,Q12),(Q13,Q14), …から成るカラム選択ゲート11を介して入出力 線 I/O, I/O に接続されている。カラム選択グ ート11は、カラムデコーダ12の出力につなが るカラム選択線 CSL(CSL。, CSL, …)の信号 により駆動される。センスアンプ回路3のMOS トランジスタの共通ソース配線SANは、センス アンプ回路3を駆動するための主センスアンプ駆 動回路8及び劇センスアンブ駆動回路9に接続さ

れている。これらのセンスアンブ駆動回路は、メメを削倒数2の端部に配置された主センスアは信号 R B S 及びセンスアンブ活性化信号 S E N を入って活性化信号 S E N を入って活性化信号 S E N を入って活性化信号 S E N を入っている。これを削削して、 Q のの主センスアンブ駆動回路 8 内には、 関 で の の の の の の が 設けられ、 Q のの が 設けられ、 Q のの が 設けられ、 Q のの が 設けられ、 アンブ駆動回路 9 は 2 つのセンスアン 回路 領域 4 に 決まれた 空間に配置され、 この 駆動回路内の M O S トラン は で の を の は で 供給 は 1 4) は、 で の な Q 21・Q 22 の ソース 線(電位 供給 線・1 4) は、 とって 接地されている。

この様な構成のDRAMにおいてカラムバーバターンのデータ読出しを行なり場合の動作を以下に説明する。動作波形を第3図に実線で示す。従来例で説明したと同様、例えばワード線WL。が選択され、最初のカラムのみ *0 * データで残りのカラムが全て *1 * であるとする。センスが開始されると、この実施例では、主センスアンブ回路8のト

ランジスタ Q_a が Q_a が Q_a N されると共に副センスアンプ 回路 Q_a のトランジスタ Q_a 、 Q_a が同時に働いて共 通ソース配線 Q_a が同時に働いる。従ってセンスアンプ回路 Q_a 、 Q_a を Q_a Q_a を Q_a $Q_$

ととで、 SAN の抵抗値としては、主センスアンプ級団 BBの Bの BDトランジスタ Qo及び M センスアンプ級団 BB 9 の BB トランジスタ Qo1, Qo1, …のオン抵抗並びに SAN の配級抵抗 R1, R2, R31, R32, …が考えられる。 前者の ON 抵抗は主に各トランジスタのゲート 幅により決まる。 王センスアンプ BB BB 8 の BB トランジスタ Qoのゲート 幅に比べ、 副センスアンプ BB BB 9 の BB トランジスタ Qoの サトランジスタ Qo1, Qo2, …の ゲート 幅は レイア ウト 面 依上大きくてきないため、 Qo1, Qo1 個々のオン抵抗は Qoのオン抵抗に比べ大きくなる。しかし

なお、 副センスアンブ駆動回路 9 は、センスアンブ回路 領域に挟まれた領域すべてに配置する必要はなく SAN の抵抗値により、 適当な間隔で配置するとも可能である。

また、例センスアンブ感動回路 9 は、センスアンブ回路領域に挟まれた領域に配置されているが、これに限定されるものではなく、例センスアンブ 巡動回路 9 用の V₃₆ 線がピット線と平行な方向に配置されれば任意の位置に配置することが可能である。

また、これまでの説明では、メモリセルデータのセンスにNMOS型センスアンプを用いてことででいることである。 第4図にこの場合の回路构成を示す。 基本的な助作は、NMOS型と同様であるが共通と一ス配慮をブリチャージ単位から電源では、引き上げることによりセンスアンプ感動回路8、関係であるにとが異なる。

ながら、DRAMの高線徴化に伴い、ワード線 6 も 長くなり、ワード線 1 本当たりのスナップ領域 1 0 も多くなりそれに従って設けられた闘センスアンプ駆動回路 9 の並列に配置された駆動トランジスタ Qa1,Qa2,…合計のオン抵抗は小さくする C とが可能となる。よって、並列に配置された Qa 及び Qa1,Qa2, …合計のオン抵抗も小さくする C とができる。

また、役者の配線抵抗については主センスアンプ駆励回路 8 部分に比べ間センスアンプ駆動回路 9 部分は配線幅も細く、配線長も長いため、 (R_1+R_2) に比べ R_{31} , R_{32} 個々の値は大きくなる。しかしながらオン抵抗の場合と同様に並列に多数配線されることにより合計の配線抵抗を小さくすることが可能となる。

以上により、共通ソース配線 SAN の抵抗値は 容しく低級でき第3回に示した様にクランプ電位は低くなる。また放電時定数も従来より小さくなる。この結果、"O"データのカラムのセンスアンブトランジスタ Qiは遠いタイミングでオンになる。

また、周辺部に配置する主センスアンプ駆動回路は、メモリ領域に1コ配置する場合の他に、行方向のセンスアンプ列1列あるいは複数列に対して1コ配置することも可能である。

[発明の効果]

以上述べた様に、本発明によれば2つのセンスアンブ回路領域の間に生じる空間に副センスアンブ駆動回路を配置することによりチッブ面積の増加を抑えながら、センス時間の大幅な短縮が可能となり、高速な大容量 DRAMを得ることができる。

第1図は、本発明の実施例のDRAMの平面図、第2図は、本発明のDRAMのセンスアンプを中心としたコア回路部の檘成図、第3図は、DRAMの効作を説明するための波形図、第4図は本発明の他の実施例のDRAMのコア回路部の檘成図、第5図は従来のDRAMのコア回路部の枠成図である。

凶において、

1 …メモリセル、 2 …メモリセル領域、 3 … センスアンプ回路、 4 …センスアンプ回路領域、

5 … メモリ領域、 6 … ワード線、 7 … ロウデコーダ、 8 … 主センスアンブ駆動回路、 9 … 副センスアンブ駆動回路、 1 1 … カラム選択ゲート、 1 2 … カラムデコーダ、 1 3 … 入出力パッファ、 1 4 … 電位供給線。

 代理人 弁理士
 則 近 憲 佑

 同
 松 山 允 之

